

日 本 国 特 許 庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2001年 3月21日

出 願 番 号

Application Number:

特願2001-081204

[ ST.10/C ]:

[ JP2001-081204 ]

出 願 人


Applicant(s):

株式会社村田製作所

2002年 1月18日

特 許 庁 長 官  
Commissioner,  
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3116489

【書類名】 特許願

【整理番号】 JP-2013055

【提出日】 平成13年 3月21日

【あて先】 特許庁長官 殿

【国際特許分類】 H03B 1/00  
H03B 5/04  
H03B 5/32

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内

【氏名】 加藤 章

【特許出願人】

【識別番号】 000006231

【氏名又は名称】 株式会社村田製作所

【代理人】

【識別番号】 100079577

【弁理士】

【氏名又は名称】 岡田 全啓

【電話番号】 06-6252-6888

【手数料の表示】

【予納台帳番号】 012634

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9004879

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 発振器

【特許請求の範囲】

【請求項 1】 発振回路の発振用トランジスタと緩衝増幅回路の緩衝増幅用トランジスタとが電源に対して直列に接続される構成の発振器において、  
前記発振用トランジスタとして N P N トランジスタが用いられ、  
前記 N P N トランジスタのコレクタは電源端子に接続されるとともに交流的に接地され、  
前記緩衝増幅用トランジスタとして P N P トランジスタが用いられ、  
前記 P N P トランジスタのベースは交流的に接地され、  
前記 P N P トランジスタのコレクタおよび接地間に抵抗またはインダクタが接続され、  
前記 P N P トランジスタのコレクタは交流的に出力端子に接続され、  
前記 N P N トランジスタのエミッタと前記 P N P トランジスタのエミッタとが直接接続されることを特徴とする、発振器。

【請求項 2】 発振回路の発振用トランジスタと緩衝増幅回路の緩衝増幅用トランジスタとが電源に対して直列に接続される構成の発振器において、  
前記発振用トランジスタとして P N P トランジスタが用いられ、  
前記 P N P トランジスタのコレクタは電源端子に接続されるとともに交流的に接地され、  
前記緩衝増幅用トランジスタとして N P N トランジスタが用いられ、  
前記 N P N トランジスタのベースは交流的に接地され、  
前記 N P N トランジスタのコレクタおよび接地間に抵抗またはインダクタが接続され、  
前記 N P N トランジスタのコレクタは交流的に出力端子に接続され、  
前記 P N P トランジスタのエミッタと前記 N P N トランジスタのエミッタとが直接接続されることを特徴とする、発振器。

【請求項 3】 前記電源端子および前記発振用トランジスタのベース間と、  
前記発振用トランジスタのベースおよび前記緩衝増幅用トランジスタのベース間

と、前記緩衝増幅用トランジスタのベースおよび接地間との3つの間のうちの少なくとも2つの間に抵抗がそれぞれ接続されることによって、前記発振用トランジスタのベースおよび前記緩衝増幅用トランジスタのベースにそれぞれのバイアス電圧が印加される、請求項1または請求項2に記載の発振器。

【請求項4】 前記発振回路は、

前記発振用トランジスタのベースおよび接地間に接続される水晶振動子、および

前記水晶振動子に直列に接続される負荷を含み、

前記負荷の容量を変えることによって発振周波数が変わえられる、請求項1ないし請求項3のいずれかに記載の発振器。

【請求項5】 温度補償型水晶発振器である、請求項4に記載の発振器。

【請求項6】 前記発振用トランジスタおよび前記緩衝増幅用トランジスタは1つのパッケージに封入されている、請求項1ないし請求項5にいずれかに記載の発振器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は発振器に関し、特にたとえば周波数基準となる温度補償型水晶発振器などの発振器に関する。

【0002】

【従来の技術】

この発明の背景となる従来の圧電発振器の一例が、実用新案登録第3030652号登録実用新案公報に開示されている。

図7はその圧電発振器と同様の従来の温度補償型水晶発振器などの水晶発振器に使用される発振器の一例を示す回路図である。図7に示す発振器1は、発振回路2および緩衝増幅回路3を含む。発振回路2は、コレクタ接地のコルピッツ発振回路を変形したものである。緩衝増幅回路3は、ベース接地の緩衝増幅回路である。また、発振回路2のNPN型の発振用トランジスタ2aと緩衝増幅回路3のNPN型の緩衝増幅用トランジスタ3aとは、電源に対して直列に接続される

。すなわち、発振用トランジスタ 2 a のエミッタおよび接地間には、抵抗 4 a など接続される。また、発振用トランジスタ 2 a のコレクタは、接地されずに、緩衝増幅用トランジスタ 3 a のエミッタに接続される。さらに、緩衝増幅用トランジスタ 3 a のコレクタおよび電源端子 5 間には、抵抗 4 b が接続される。なお、緩衝増幅用トランジスタ 3 a のコレクタは、コンデンサ 6 を介して、出力端子 7 に接続される。そのため、この発振器 1 では、発振回路 2 の発振用トランジスタ 2 a のコレクタから出力された高周波成分が、緩衝増幅回路 3 の緩衝増幅用トランジスタ 3 a のエミッタで受けられ、緩衝増幅回路 3 において緩衝増幅され、コンデンサ 6 を介して出力端子 7 から出力される。

この発振器 1 では、コルピッツ発振回路を変形した発振回路 2 を有するため、発振回路 2 と緩衝増幅回路 3 との間で結合用のコンデンサを省略することができ、省スペース、低コストのメリットがある。

### 【 0 0 0 3 】

#### 【発明が解決しようとする課題】

しかし、図 7 に示す発振器 1 では、その回路形態上、緩衝増幅用トランジスタ 3 a および発振用トランジスタ 2 a を流れる電流経路上に存在する 2 つの抵抗 4 a および 4 b を省略することができない。すなわち、抵抗 4 a は、発振回路 2 の負荷用のエミッタ抵抗として働くため、それを取り除くと負性抵抗が発生せず発振回路 2 が発振できなくなってしまう。また、抵抗 4 b は、緩衝増幅回路 3 の負荷用の抵抗として働くため、それを取り除くと緩衝増幅回路 3 から出力を取り出すことができなくなってしまう。

ここで、図 7 に示す発振器 1 において、電源端子 5 から緩衝増幅用トランジスタ 3 a および発振用トランジスタ 2 a を通って接地に流れる主電流を考えると、抵抗 4 a および 4 b で電圧降下をもたらすため、発振用トランジスタ 2 a および緩衝増幅用トランジスタ 3 a のコレクタ-エミッタ間におのおの印加される電圧  $V_{ce}$  は、電源電圧からそれらの抵抗 4 a および 4 b での電圧降下分が減少された電圧によるものになってしまう。この電圧  $V_{ce}$  の減少は、発振器 1 において、増幅率の低下や電力効率の低下をもたらすため、できるだけ避けなければならない。また、機器の低電圧化が進む中で、発振器 1 において、十分な電圧  $V_{ce}$

を確保することは難しい。逆に、これらのトランジスタのコレクターエミッタ間に適正な電圧を印加するためには、発振器 1 に印加する電源電圧を増加させなければならない。

また、この発振器 1 では、2 つの抵抗 4 a および 4 b が余分な電力を消費するとともに、それらの抵抗 4 a および 4 b の面積が回路の占有する面積を増加させ、回路ひいては機器の小型化を阻み、また、それらの抵抗 4 a および 4 b のコストも無視できないという問題もある。

#### 【 0 0 0 4 】

それゆえに、この発明の主たる目的は、発振用トランジスタおよび緩衝増幅用トランジスタを流れる電流経路上の電子部品素子の数を減らすことができる発振器を提供することである。

#### 【 0 0 0 5 】

##### 【課題を解決するための手段】

この発明にかかる発振器は、発振回路の発振用トランジスタと緩衝増幅回路の緩衝増幅用トランジスタとが電源に対して直列に接続される構成の発振器において、発振用トランジスタとして N P N トランジスタが用いられ、N P N トランジスタのコレクタは電源端子に接続されるとともに交流的に接地され、緩衝増幅用トランジスタとして P N P トランジスタが用いられ、P N P トランジスタのベースは交流的に接地され、P N P トランジスタのコレクタおよび接地間に抵抗またはインダクタが接続され、P N P トランジスタのコレクタは交流的に出力端子に接続され、N P N トランジスタのエミッタと P N P トランジスタのエミッタとが直接接続されることを特徴とする、発振器である。

また、この発明にかかる発振器は、発振回路の発振用トランジスタと緩衝増幅回路の緩衝増幅用トランジスタとが電源に対して直列に接続される構成の発振器において、発振用トランジスタとして P N P トランジスタが用いられ、P N P トランジスタのコレクタは電源端子に接続されるとともに交流的に接地され、緩衝増幅用トランジスタとして N P N トランジスタが用いられ、N P N トランジスタのベースは交流的に接地され、N P N トランジスタのコレクタおよび接地間に抵抗またはインダクタが接続され、N P N トランジスタのコレクタは交流的に出力

端子に接続され、PNPトランジスタのエミッタとNPNトランジスタのエミッタとが直接接続されることを特徴とする、発振器である。

この発明にかかる発振器では、電源端子および発振用トランジスタのベース間と、発振用トランジスタのベースおよび緩衝増幅用トランジスタのベース間と、緩衝増幅用トランジスタのベースおよび接地間との3つの間のうちの少なくとも2つの間に抵抗がそれぞれ接続されることによって、発振用トランジスタのベースおよび緩衝増幅用トランジスタのベースにそれぞれのバイアス電圧が印加されてもよい。

また、この発明にかかる発振器では、発振回路は、発振用トランジスタのベースおよび接地間に接続される水晶振動子と、水晶振動子に直列に接続される負荷とを含み、負荷の容量を変えることによって発振周波数を変えられてもよい。この場合、この発明にかかる発振器は、たとえば温度補償型水晶発振器であってもよい。

さらに、この発明にかかる発振器では、発振用トランジスタおよび緩衝増幅用トランジスタが1つのパッケージに封入されてもよい。

#### 【0006】

この発明にかかる発振器では、発振回路の発振用トランジスタのエミッタが緩衝増幅回路の緩衝増幅用トランジスタのエミッタに直接接続され、緩衝増幅回路が発振回路の発振用トランジスタのエミッタに接続される負荷としても働く。

#### 【0007】

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。

#### 【0008】

##### 【発明の実施の形態】

図1はこの発明にかかる発振器の一例を示す回路図である。この発振器10は、コレクタ接地のコルピッツ形の発振回路20およびベース接地の緩衝増幅回路30を含む。

#### 【0009】

発振回路20は発振用トランジスタ22を含む。この発振用トランジスタ22

としては、NPNトランジスタが用いられる。発振用トランジスタ22のコレクタは、コンデンサ24aを介して接地され、交流的に接地される。このコンデンサ24aは、発振用トランジスタ22のコレクタから電源への高周波の漏れを抑圧し、コレクタ接地の発振回路を構成するために用いられる。発振用トランジスタ22のベースおよびエミッタ間には、コンデンサ24bが接続される。発振用トランジスタ22のエミッタおよび接地間にも、コンデンサ24cが接続される。これらのコンデンサ24bおよび24cは、コルピッツ形の発振回路に特有の帰還比率を決定するために用いられる。

## 【0010】

発振用トランジスタ22のベースおよび接地間には、水晶振動子26が接続される。この水晶振動子26は、発振回路20を水晶発振回路として構成するために用いられる。

## 【0011】

発振回路20の発振用トランジスタ22のエミッタは、緩衝増幅回路30の緩衝増幅用トランジスタ32のエミッタに接続される。そのため、緩衝増幅回路30は、発振回路20の発振用トランジスタ22のエミッタに接続される負荷としても働く。また、発振用トランジスタ22のコレクタは、電源端子40にも接続される。この電源端子40には、正電源（図示せず）が接続される。

## 【0012】

緩衝増幅回路30は緩衝増幅用トランジスタ32を含む。この緩衝増幅用トランジスタ32としては、PNPトランジスタが用いられる。緩衝増幅用トランジスタ32のベースは、コンデンサ34を介して接地され、交流的に接地される。このコンデンサ34は、ベース接地の緩衝増幅回路を構成するために用いられる。緩衝増幅用トランジスタ32のコレクタおよび接地間には、抵抗36が接続される。この抵抗36は、緩衝増幅回路30の負荷として働くものである。

## 【0013】

電源端子40および発振用トランジスタ22のベース間には、抵抗42aが接続される。発振用トランジスタ22のベースおよび緩衝増幅用トランジスタ32のベース間にも、抵抗42bが接続される。さらに、緩衝増幅用トランジスタ2



2のベースおよび接地間にも、抵抗42cが接続される。これらの抵抗42a～42cは、発振用トランジスタ22のベースおよび緩衝増幅用トランジスタ32のベースにそれぞれのバイアス電圧を印加するためのものである。

## 【0014】

緩衝増幅回路30の緩衝増幅用トランジスタ32のコレクタは、結合用のコンデンサ50を介して、出力端子52に接続される。

## 【0015】

この発振器10では、発振回路20の発振用トランジスタ22のエミッタから出力された高周波成分が、緩衝増幅回路30の緩衝増幅用トランジスタ32のエミッタで受けられ、緩衝増幅回路30において緩衝増幅され、コンデンサ50を介して出力端子52から出力される。

## 【0016】

この発振器10では、緩衝増幅回路30が発振回路20の発振用トランジスタ22のエミッタに接続される負荷としても働くため、図7に示す発振器1と比べて、発振回路に接続される負荷としての抵抗を省略することができ、電源および接地間において発振用トランジスタおよび緩衝増幅用トランジスタを流れる電流経路上の抵抗の数が1つ減少する。そのため、この発振器10では、図7に示す発振器1と比べて、電源の利用効率が高まり、消費電力を抑えることができ、回路基板上に抵抗を設置する面積を減少することができ、回路基板の小型化を図ることができ、さらに、抵抗の数の減少によるコスト削減を図ることができる。

## 【0017】

さらに、この発振器10では、電源から見て発振用トランジスタ22および緩衝増幅用トランジスタ32が直列に接続され、すなわち、発振用トランジスタ22のエミッタが緩衝増幅用トランジスタ32のエミッタに接続され、発振用トランジスタ22のエミッタから発振出力が取り出されるので、発振回路20と緩衝増幅回路30との結合が強く設計の自由度が大きい。

## 【0018】

また、この発振器10では、電界効果トランジスタ(FET)と違ってフリッカ雑音の小さいNPNトランジスタやPNPトランジスタすなわちバイポーラト

ランジスタが用いられているため、高周波発振信号のスペクトル純度が高い。つまり、この発振器 1 0 は、F E T を用いた発振器と比べて、位相雑音が低いメリットがあり、温度補償型水晶発振器などの水晶発振器に使用するのに好適である。

なお、この発振器 1 0 では、遮断周波数が原理的に低い P N P トランジスタが緩衝増幅用トランジスタ 3 2 として用いられているが、緩衝増幅用トランジスタ 3 2 は利得が大きくななくてもよいので、特に問題とならない。

#### 【 0 0 1 9 】

図 2 は図 1 に示す発振器の等価回路の一例を示す回路図である。図 2 に示す発振器 1 0 の回路構成では、図 1 に示す発振器 1 0 の回路構成と比べて、圧電発振子 2 6 として抵抗 2 6 a、コンデンサ 2 6 b およびインダクタ 2 6 c の直列回路にコンデンサ 2 6 d を並列に接続した回路が用いられ、電源端子 4 0 に 9 V の電源 6 0 が接続され、出力端子 5 2 および接地間に負荷としての抵抗 6 2 が接続されている。

#### 【 0 0 2 0 】

図 3 は図 2 に示す発振器 1 0 の S P I C E による回路シミュレーション結果を示すグラフである。この場合、図 2 に発振器 1 0 において、発振回路 2 0 の発振用トランジスタ 2 2 として、2 S C 4 5 6 1 が用いられている。また、コンデンサ 2 4 a、2 4 b および 2 4 c として、1 0 0 0 0 p F のコンデンサ、5 0 0 p F のコンデンサおよび 2 0 0 p F のコンデンサが、それぞれ用いられている。さらに、圧電共振子 2 6 として、1 0  $\Omega$  の抵抗 2 6 a、0. 4 9 p F のコンデンサ 2 6 b および 0. 0 3 1 4 8 H のインダクタ 2 6 c の直列回路に 2 0 p F のコンデンサ 2 6 d を並列に接続した回路が用いられている。緩衝増幅回路 3 0 の緩衝増幅用トランジスタ 3 2 として、2 S A 1 7 4 7 が用いられている。また、コンデンサ 3 4 および 5 0 として、2 0 0 0 p F のコンデンサおよび 1 0 p F のコンデンサが、それぞれ用いられている。さらに、抵抗 3 6、4 2 a、4 2 b、4 2 c および 6 2 として、1 0 0 0  $\Omega$  の抵抗、5 k  $\Omega$  の抵抗、1 0 k  $\Omega$  の抵抗、1 0 k  $\Omega$  の抵抗および 1 0 0 k  $\Omega$  の抵抗が、それぞれ用いられている。

#### 【 0 0 2 1 】

図 3 に示すグラフより、図 2 に示す発振器 1 0 において、発振回路 2 0 および緩衝増幅回路 3 0 が動作していることが分かる。

## 【 0 0 2 2 】

図 4 はこの発明にかかる発振器の他の例を示す回路図である。図 4 に示す発振器 1 0 では、図 1 に示す発振器 1 0 と比べて、発振回路 2 0 の発振用トランジスタ 2 2 として P N P トランジスタが用いられ、緩衝増幅回路 3 0 の緩衝増幅用トランジスタ 3 2 として N P N トランジスタが用いられる。また、図 4 に示す発振器 1 0 では、電源端子 4 0 に負電源（図示せず）が接続される。そのため、図 4 に示す発振器 1 0 では、図 1 に示す発振器 1 0 と比べて、電流の向きは逆になるが同様に動作する。したがって、図 4 に示す発振器 1 0 でも、図 1 に示す発振器 1 0 と同様の効果を奏する。

## 【 0 0 2 3 】

図 5 はこの発明にかかる発振器のさらに他の例を示す回路図である。図 5 に示す発振器 1 0 は、図 1 に示す発振器 1 0 と比べて、水晶振動子 2 6 の代わりにストリップライン共振器 2 7 が用いられる。このストリップライン共振器 2 7 は、発振回路 2 0 の発振用トランジスタ 2 2 のベースおよび接地間に、コンデンサ 2 7 a と直列に接続される。図 5 に示す発振器 1 0 は、図 1 に示す発振器 1 0 と比べて、水晶発振器でない点を除いては、同様に動作し同様の効果を奏する。

## 【 0 0 2 4 】

図 6 はこの発明にかかる発振器のさらに他の例を示す回路図である。図 6 に示す発振器 1 0 は、図 4 に示す発振器 1 0 と比べて、水晶振動子 2 6 の代わりにストリップライン共振器 2 7 が用いられる。このストリップライン共振器 2 7 は、発振回路 2 0 の発振用トランジスタ 2 2 のベースおよび接地間に、コンデンサ 2 7 a と直列に接続される。図 6 に示す発振器 1 0 は、図 4 に示す発振器 1 0 と比べて、水晶発振器でない点を除いては、同様に動作し同様の効果を奏する。

## 【 0 0 2 5 】

なお、上述の各発振器 1 0 において、発振用トランジスタ 2 2 および緩衝増幅用トランジスタ 3 2 として用いられる 2 つのトランジスタは、1 つのパッケージに封入されていてもよい。

## 【 0 0 2 6 】

また、上述の各発振器 1 0 において、発振用トランジスタ 2 2 のベースおよび接地間で、可変容量素子や回路などの負荷が、水晶振動子 2 6 に並列に接続されてもよく、ストリップライン共振器 2 7 に直列または並列に接続されてもよい。このような負荷を接続してその負荷の容量を変えるようにすれば、発振回路 2 0 の発振周波数を変えることができる。たとえば、負荷が可変容量素子の場合には、その可変容量素子に印加する電圧を変えれば、可変容量素子の容量が変わり、発振回路 2 0 の発振周波数が変わる。

## 【 0 0 2 7 】

さらに、上述の各発振器 1 0 において、の緩衝増幅用トランジスタ 3 2 のコレクタおよび接地間には、抵抗 3 6 の代わりにインダクタが緩衝増幅回路 3 0 の負荷として接続されてもよい。

## 【 0 0 2 8 】

また、上述の各発振器 1 0 において、発振用トランジスタ 2 2 のベースおよび緩衝増幅用トランジスタ 3 2 のベースにバイアス電圧を印加するためには、抵抗 4 2 a、4 2 b および 4 2 c のいずれか 1 つの抵抗が取り除かれてもよい。

## 【 0 0 2 9 】

## 【発明の効果】

この発明によれば、発振用トランジスタおよび緩衝増幅用トランジスタを流れる電流経路上の電子部品素子の数を減らすことができる発振器が得られる。そのため、この発明にかかる発振器では、電源の利用効率が高まり、消費電力を抑えることができ、回路基板上に抵抗を設置する面積を減少することができ、回路基板の小型化を図ることができ、さらに、抵抗の数の減少によるコスト削減を図ることができる。

## 【図面の簡単な説明】

## 【図 1】

この発明にかかる発振器の一例を示す回路図である。

## 【図 2】

図 1 に示す発振器の等価回路の一例を示す回路図である。

【図 3】

図 2 に示す発振器の S P I C E による回路シミュレーション結果を示すグラフである。

【図 4】

この発明にかかる発振器の他の例を示す回路図である。

【図 5】

この発明にかかる発振器のさらに他の例を示す回路図である。

【図 6】

この発明にかかる発振器のさらに他の例を示す回路図である。

【図 7】

従来の発振器の一例を示す回路図である。


【符号の説明】

- 1 0 発振器
- 2 0 発振回路
- 2 2 発振用トランジスタ
- 2 4 a、2 4 b、2 4 c コンデンサ
- 2 6 水晶振動子
- 2 7 ストリップライン共振器
- 3 0 緩衝増幅回路
- 3 2 緩衝増幅用トランジスタ
- 3 4 コンデンサ
- 3 6 抵抗
- 4 0 電源端子
- 4 2 a、4 2 b、4 2 c 抵抗
- 5 0 コンデンサ
- 5 2 出力端子

【書類名】 図面


【図 1】

10




【図 2】

10




【図3】






【図 4】

10




【図 5】




【図 6】

10



【図 7】

1



【書類名】 要約書

【要約】

【課題】 発振用トランジスタおよび緩衝増幅用トランジスタを流れる電流経路上の電子部品素子の数を減らすことができる発振器を提供する。

【解決手段】 発振器 1 0 は、コレクタ接地のコルピッツ形の発振回路 2 0 およびベース接地の緩衝増幅回路 3 0 を含む。発振回路 2 0 の N P N トランジスタからなる発振用トランジスタ 2 2 のエミッタは、緩衝増幅回路 3 0 の P N P トランジスタからなる緩衝増幅用トランジスタ 3 2 のエミッタに直接接続される。発振用トランジスタ 2 2 のコレクタは、電源端子 4 0 に接続される。緩衝増幅用トランジスタ 3 2 のコレクタは、抵抗 3 6 を介して接地されるとともに、コンデンサ 5 0 を介して出力端子 5 2 に接続される。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000006231]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 京都府長岡京市天神二丁目26番10号

氏 名 株式会社村田製作所